Η DDR3 SDRAM χρησιμοποιεί μια αρχιτεκτονική διπλής ταχύτητας δεδομένων για την επίτευξη λειτουργίας υψηλής ταχύτητας.
Αρχιτεκτονική 8n-prefetch με διεπαφή σχεδιασμένη για τη μεταφορά δύο λέξεων δεδομένων ανά κύκλο ρολογιού στις πινές I/O.
Μια ενιαία λειτουργία ανάγνωσης ή εγγραφής για τη DDR3 SDRAM συνίσταται ουσιαστικά σε μια ενιαία μεταφορά δεδομένων 8n-bit, τετραωρολογικού κύκλου
Η μέθοδος αυτή χρησιμοποιείται για την επεξεργασία των δεδομένων που διατίθενται στο εσωτερικό πυρήνα DRAM και οκτώ αντίστοιχες n-bit-wide, ένα μισοωρολογικό κύκλο μεταφοράς δεδομένων στις πινές I/O.
Διαφορετικό στροβίδιο δεδομένων (DQS, DQS#) μεταδίδεται εξωτερικά, μαζί με τα δεδομένα, για χρήση στη συλλογή δεδομένων στην είσοδο DDR3 SDRAM
Το DQS είναι ευθυγραμμισμένο με τα δεδομένα για τις WRITE.
Αφήστε ένα μήνυμα
We bellen je snel terug!
Το μήνυμά σας πρέπει να αποτελείται από 20-3.000 χαρακτήρες!
Παρακαλούμε ελέγξτε το email σας!
υποβολή
Περισσότερες πληροφορίες διευκολύνουν την καλύτερη επικοινωνία.
Ο κ.
- Ο κ.
- Κα
Εντάξει
Υποβλήθηκε με επιτυχία!
We bellen je snel terug!
Εντάξει
Αφήστε ένα μήνυμα
We bellen je snel terug!
Το μήνυμά σας πρέπει να αποτελείται από 20-3.000 χαρακτήρες!
Παρακαλούμε ελέγξτε το email σας!
υποβολή
